CY7C1411KV18-250BZXC SRAM - ذاكرة QDR II متزامنة IC 36Mbit متوازية 250 MHz ICS
CY7C1411KV18-250BZXC,CY7C1411KV18-250BZXC ذاكرة IC,SRAM - ذاكرة QDR II متزامنة IC
,CY7C1411KV18-250BZXC Memory IC
,SRAM - Synchronous QDR II Memory IC
CY7C1411KV18-250BZXC SRAM - ذاكرة QDR II متزامنة IC 36Mbit موازية
نظام تحكم داخلي 250 ميغاهرتز
| إنفينيون | |
| فئة المنتج: | SRAM |
| RoHS: | تفاصيل |
| 36 مبت | |
| 4 م × 8 | |
| 450 حصان | |
| 250 ميغاهرتز | |
| متوازية | |
| 1.9 فولت | |
| 1.7 فولت | |
| 460 mA | |
| 0 سي | |
| + 70 درجة مئوية | |
| SMD/SMT | |
| FBGA-165 | |
| الصندوق | |
| العلامة التجارية: | تقنيات إنفينيون |
| نوع الذاكرة: | متطايرة |
| حساسة للرطوبة: | نعم.. |
| نوع المنتج: | SRAM |
| سلسلة: | CY7C1411KV18 |
| الفئة الفرعية: | الذاكرة وتخزين البيانات |
| النوع: | متزامن |
الوصف
CY7C1411KV18، CY7C1426KV18، CY7C1413KV18، وCY7C1415KV18 هي 1.8 فولت متزامن
أجهزة الاستخدامات الرقمية المتصلة بالأنابيب (SRAMs) ، المجهزة ببنية QDR II. تتكون بنية QDR II من منفذين منفصلين:
بوابة القراءة وبوابة الكتابة للوصول إلى صفحة الذاكرة.
لدعم العمليات القراءة وميناء الكتابة لديه مدخلات بيانات مخصصة لدعم العمليات الكتابة.
بنية QDR II لديها إدخالات بيانات منفصلة ومخرجات بيانات لإلغاء الحاجة إلى
تحول محطة البيانات الموجودة مع أجهزة الدخول/الخروج الشائعة. يمكن الوصول إلى كل منفذ من خلال
الحافلة العنوانية الشائعة: يتم وضع عناوين العناوين القراءة والكتابة على حواف متغيرة
ساعة الإدخال (K) ، وتكون منافذ القراءة والكتابة في QDR II مستقلة عن بعضها البعض.
لتحقيق أقصى قدر من سعة البيانات، يتم تجهيز كل من منافذ القراءة والكتابة بواجهات DDR.
الموقع يرتبط بأربع كلمات 8 بت (CY7C1411KV18) ، كلمات 9 بت ((CY7C1426KV18) ، كلمات 18 بت
(CY7C1413KV18) ، أو كلمات 36 بت (CY7C1415KV18) التي تندفع بشكل متتابع إلى أو خارج الجهاز.
لأن البيانات يمكن نقلها وإخراجها من الجهاز على كل حافة صاعدة من كل من ساعات الدخول
(K و K و Cand C) ، يتم تعظيم نطاق النطاق الترددي للذاكرة مع تبسيط تصميم النظام عن طريق القضاء
الحافلة "التحول". يتم توسيع عمق مع اختيار الموانئ، والتي تمكن كل ميناء من العمل.
بشكل مستقل. جميع المدخلات المزامنة تمر عبر سجلات المدخلات التي يتم التحكم فيها بواسطة ساعات المدخلات K أو K.
جميع مخرجات البيانات تمر من خلال سجلات الإخراج التي يسيطر عليها C أو C (أو K أو K في مجال ساعة واحد)
ساعات المدخلات. يتم إجراء الكتابة مع دوائر الكتابة ذاتية التوقيت على الشريحة.
الخصائص
■ منفصلة منفذات البيانات القراءة والكتابة المستقلة
دعم المعاملات المتزامنة
■ ساعة 333 ميغا هرتز لسرعة النطاق الكبيرة
■ انفجار أربع كلمات لتقليل تردد حافلة العناوين
■ سرعة البيانات المزدوجة (DDR) واجهات على كل من منافذ القراءة والكتابة ((البيانات المنقولة عند 666 ميغاهرتز) عند 333 ميغاهرتز)
■ ساعتين لدخول (K و K) لتحديد توقيت DDR الدقيق
تستخدم SRAM الحواف المتصاعدة فقط
■ ساعتين لدخول البيانات الخارجة (C و C) لتقليل عدم تطابقات الزمن
■ ساعات الصدى (CQ و CQ) تبسط التقاط البيانات في الأنظمة عالية السرعة
■ محطات مدخلات الباصات متعددة العناوين
■ تحديد منفذ منفصل لتوسيع العمق
■ كتابة متزامنة ذاتية التوقيت داخليا
■ يعمل QDR® II مع تأخير قراءة 1.5 دورة عندما يتم تأكيد DOFF عالية
■ يعمل على غرار جهاز QDR I مع فترة تأخير قراءة دورة واحدة عندما يتم التأكيد على DOFF منخفضة
■ متوفر في تكوينات × 8، × 9، × 18، × 36
■ التماسك الكامل للبيانات، وتوفير أحدث البيانات
■ VDD الأساسي = 1.8 فولت (± 0.1 فولت) ؛ I / O VDDQ = 1.4 فولت إلى VDD ✓ يدعم كل من 1.5 فولت و 1.8 فولت إمدادات I / O
■ متوفرة في حزمة FBGA بـ 165 كرة (13 × 15 × 1.4 ملم)
■ تقدم في كل من حزم خالية من Pb وغير خالية من Pb
■ عازلات الخروج HSTL ذات المحرك المتغير
■ منفذ وصول اختبار متوافق مع JTAG 1149.1
■ حلقة مغلقة بالمرحلة (PLL) لوضع البيانات بدقة
